Ingénieur(e) Design RTL pour cible ASIC/FPGA/SOC F/H

La mission consiste à intégrer une de nos équipes pour travailler dans un des domaines suivants : l'automotive, les supercalculateurs, l'IoT, la Défense.

Vous aurez à prendre en charge le design de plusieurs blocs d'un circuit intégré et/ou du top level.

Les principaux objectifs du poste sont :

• Participer à la définition des spécifications et de l'architecture.
• Descriptions des modules à réaliser.
• Implémentation de la description RTL de ces blocs.
• Vérification de modules en Tests unitaires.
• Intégration au niveau top.
• Construction et exécution du plan de vérification en collaboration avec l'équipe Vérification.
• Suivi du développement (bug fix ou ajout de nouvelles features)

Maitrise d'un langage de description RTL (VHDL, Verilog, SystemVerilog)

• Première expérience en développement d'ASIC ou en prototypage FPGA.
• Maitrise ou connaissance d'outils de conception (Quartus / Vivado)
• Gestion de versions (GIT ou équivalent)
• Anglais courant (écrit et oral)

Nous recherchons des ingénieur·e·s motivé·e·s par les défis techniques et souhaitant continuer leur montée en compétences sur les métiers de la microélectronique. Si vous voulez rejoindre une équipe de passionnés dans laquelle vous pourrez progresser techniquement, n'hésitez pas à candidater !

Type d'emploi : Temps plein, CDI

Rémunération : 38 000,00€ à 60 000,00€ par an

Avantages :

• Intéressement et participation
• Prise en charge du transport quotidien
• RTT

Lieu du poste : Télétravail hybride (06560 Valbonne)

ELSYS Design commence par l'histoire de deux ingénieurs électronique qui ont choisi de constituer une équipe de passionnés ! Cette équipe œuvre dans 3 métiers : la micro-électronique (FPGA, ASIC), la conception de carte, et le logiciel embarqué (linux, bare-metal, RTOS… ). C'est grâce à ces 3 compétences que nous développons des solutions complètes pour nos clients s'appuyant sur 1000 ingénieurs, répartis sur nos 9 implantations en France.